プログラム equiitg.sf.net

これは、BLIF、verilogおよびEDIFの回路間の機能的等価性(組み合わせと逐次)を検証するために使用することができる@IIT Guwahatiを開発した正式な同等性チェックツールです。