これは、BLIF、verilogおよびEDIFの回路間の機能的等価性(組み合わせと逐次)を検証するために使用することができる@IIT Guwahatiを開発した正式な同等性チェックツールです。
バージョン履歴
- バージョン equiitg_1.2%20beta に転記 2009-07-02
いくつかの修正と更新 - バージョン equiitg_1.2 beta に転記 2009-07-02
プログラムの詳細
- カテゴリ: 開発 > 他
- パブリッシャー: equiitg.sf.net
- ライセンス: 無料
- 価格: N/A
- バージョン: 1.2
- プラットフォーム: windows