プログラム wwwhni.uni-paderborn.de/index.php?id=2031&L=1

早期アクセス設計フローを使用したザイリンクスFPGAを中心に、Eclipseプラグインとして実装された再構成可能システムの設計用ツール。システムをグラフィカルに設計し、ソース ファイル (VHDL) をアタッチし、(部分的な) ビットストリームを自動的に生成します。